1.
다음 카르노맵(Karnaugh map)을 간략화하여 나타낸 논리식은?
①
A'B'C' + ABD + B'CD'
②
A'B'C' + BD + B'D'
③
A'B'C'D + A'BD + B'D'
④
A'B'C'D + AB'D' + BD
2.
N형 MOSFET에 대한 설명으로 옳지 않은 것은? (단, MOSFET은 차단영역에 있지 않다고 가정한다)
①
MOSFET 드레인(drain)에 흐르는 전류량은 동일 조건에서 소자의 채널길이(channel length)가 작아지면 증가한다.
②
MOSFET 드레인(drain)에 흐르는 전류량은 온도에 영향을 받지 않는다.
③
MOSFET가 포화영역에서 동작할 때, 유효채널길이(effective channel length)는 드레인-소스(drain-source) 사이의 전압(VDS)에 따라서 변할 수 있다.
④
MOSFET의 문턱전압(threshold voltage)은 소스-바디(source-body) 사이의 전압(VSB)에 따라서 변할 수 있다.
3.
테브난 정리를 이용하여 다음 회로를 단순화할 때, 테브난 전압(VTH)[V]과 테브난 저항(RTH)값[KΩ]은? (순서대로 VTH, RTH)
①
2.5 20/3
②
2.5 10
③
5 20/3
④
5 10
4.
면적이 A인 평행한 두 금속판 사이의 거리가 d인 커패시터의 정전용량을 2배로 증가시키기 위한 방법으로 적절한 것은?
①
두 금속판 사이의 거리(d)를 2배로 늘려준다.
②
두 금속판의 면적(A)을 2배로 늘려준다.
③
두 금속판 사이에 유전율(ℇ)이 1/2인 물질로 채운다.
④
두 금속판의 면적과 두 판 사이의 거리를 동시에 2배로 늘려준다.
5.
펄스코드변조(PCM)를 이용하여 1 KHz에서 최대 5 KHz 사이의 신호를 나이퀴스트율로 표본화하여 변조하려고 할 때, 각 표본이 24-레벨의 정밀도를 가지려면 펄스코드변조의 비트율 [Kbps]은?
6.
다음 회로에서 입력전압(Vi)이 10V일 때, 20KΩ에 흐르는 전류값 IL [mA]은? (단, 회로에서 사용된 op-amp는 이상적인 동작특성을 갖는 것으로 가정한다)
7.
다음 CMOS 회로는 입력단자 A, B, C, D에 5V(로직레벨 'H') 혹은 0 V(로직레벨 'L')의 전압이 인가되도록 구성하였다. 이 회로와 동일한 논리함수를 갖는 논리게이트는?
8.
논리식 (A+B)(A+B')(A'+B)(A'+B')을 간단히 한 결과는?
9.
발광다이오드(LED)에 대한 설명으로 옳지 않은 것으로만 묶인 것은?
①
ㄱ, ㄴ
②
ㄴ, ㄷ
③
ㄷ, ㄹ
④
ㄱ, ㄷ
10.
다음 그림은 AM 변조된 DSB-LC(Double-Side-Band Large-Carrier) 파형이다. 변조 지수(modulation index)를 m이라 하고, 총 송신 전력 중 캐리어가 차지하는 전력의 비율을 R이라고 할 때, m과 R을 구하면? (단, 그림에서 캐리어 주파수는 신호보다 매우 높다고 가정한다) (순서대로 m, R)
①
0.8, 2/m2+2
②
1.6, 2/m2+2
③
0.8, m2/m2+2
④
1.6, m2/m2+2
11.
QAM(Quadrature Amplitude Modulation) 변조 방식에 대한 설명으로 가장 옳은 것은?
①
ASK 방식과 FSK 방식을 혼합한 것이다.
②
FSK 방식의 일종이다.
③
ASK 방식과 PSK 방식을 혼합한 것이다.
④
FSK 방식과 PSK 방식을 혼합한 것이다.
12.
다음 발진기의 명칭은?
①
클랩 발진기
②
콜핏츠 발진기
③
하틀리 발진기
④
이완 발진기
13.
다음 회로에서 BJT의 β가 아주 클 때, VCE 값[V]에 가장 근접한 것은? (단, VBE=0.7 V, IC≃IE 이다)
14.
다음 회로에서 출력전압 Vo값[V]은? (단, 회로에서 사용된 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)
15.
다음 [그림 A]의 정현파를 [그림 B]의 구형파로 변환시키는데 가장 적합한 회로는?
①
부츠트랩 회로
②
블로킹 발진기
③
슈미트 트리거
④
LC동조회로
16.
다음 회로에서 입력전압 V2가 -1V 일 때, 출력전압 VO값[V]은? (단, 회로에서 사용된 op-amp와 다이오드는 이상적인 동작 특성을 갖는 것으로 가정한다)
17.
D-F/F을 사용한 다음 회로에서 IN에 "H"→"H"→"L"→"L"→"H"→"H"의 논리값이 순차적으로 입력되면 OUT의 상태가 순차적으로 어떻게 변하는가? (단, OUT1, OUT2, OUT3, OUT4 노드들의 초기값은 모두 "L"이며, IN에 입력되는 논리값 시간 간격은 CLK 신호주기와 같다고 가정한다)
①
"L"→"H"→"L"→"L"→"H"→"L"
②
"L"→"L"→"H"→"H"→"L"→"L"
③
"H"→"H"→"L"→"L"→"H"→"H"
④
"L"→"L"→"L"→"L"→"H"→"L"
18.
다음회로에서출력전압Vo 값[V]은? (단, RA=4KΩ, RB=8KΩ 이다)
19.
다음 회로의 출력전압 Vo값[V]은? (단, 회로에서 사용된 op-amp는 이상적인 동작 특성을 갖는 것으로 가정한다)
①
-VREF/2
②
-VREF
③
-2 VREF
④
-4 VREF
20.
다음 신호증폭용 바이폴라 트랜지스터(BJT)의 고정 바이어스 회로에서, 베이스-콜렉터간 전압값(VBC)이 -6 V가 되기 위한 바이어스 저항 RC의 값[KΩ]은? (단, BJT의 β=100, VBE=0.7V, RB=200 KΩ, C1=C2=10㎌, VCC=10.7 V 이다)