반도체설계산업기사 | 80문제 | 인쇄 미리보기
돌아가기

반도체설계산업기사

반도체설계산업기사 2008년 총 80문제
수험번호
성 명
1. 다음 중 4가 원소가 아닌 것은?
① 탄소(C)
② 게르마늄(Ge)
③ 인듐(In)
④ 실리콘(Si)

2. JFET에서 게이트에 인가하는 역방향 바이어스의 크기를 크게 하여, 공핍층의 폭이 늘어나 채널이끊기게 되는 현상을 일컫는 용어는?
① 핀치오프(Pinch-off)
② 터널효과(Tunnel effect)
③ 제너항복(Zener breakdown)
④ 쇼트키장벽(Schottky barrier)

3. 다음 중 FET에 있는 3 단자의 명칭이 아닌 것은?
① 소스(source)
② 채널(channel)
③ 드레인(drain)
④ 게이트(gate)

4. PN 접합다이오드의 전기적특성인 정류특성(rectification)이란?
① 전류를 일정 크기 이상으로는 흐르지 못하게 하는 것이다.
② 전압의 크기에 관계없이 일정한 크기의 전류를 흐르게 하는 것이다.
③ 한 방향으로 전류가 잘 흐르나, 반대 방향으로는 흐르지 못하게 하는 것이다.
④ 시간이 흐름에 따라, 전류의 크기가 비례적으로 감소하면서 흐르게 하는 것이다.

5. 원자번호 14인 Si 원자의 최외각(M각) 전자는 몇 개인가?
① 1
② 4
③ 8
④ 10

6. 실리콘(Si) NPN 바이폴라 트랜지스터의 순방향 바이어스된 베이스와 이미터 사이의 전압은 어느 정도인가?
① 0[V]
② 0.3[V]
③ 0.7[V]
④ 1[V]

7. 열평형 상태의 PN 접합에서 캐리어 확산에 의해 전계가 생긴 영역을 일컫는 용어가 아닌 것은?
① 공핍영역(depletion region)
② 포화영역(saturation region)
③ 천이영역(transition region)
④ 공간전하영역(space charge region)

8. 다음 다이오드 중 역방향 바이어스 항복 전압에 상관없이 정상적으로 동작하는 것은?
① 정류기(Rectifier)
② 제너 다이오드(Zener diode)
③ 바랙터 다이오드(Varactor diode)
④ 스위칭 다이오드(Switching diode)

9. PN 접합의 전압-전류 특성에 대한 설명으로 옳은 것은?
① 금지대 폭이 큰 반도체일수록 항복 전압이 낮다
② 포화전류가 흐르도록 하는 바이어스 방향은 순방향 바이어스이다.
③ N 영역이 음(-)이 되도록 외부 전압을 인가하면 포화 전류가 흐른다.
④ 역방향 전압을 점점 증가시켜 가면 어느 임계전압에서 전류가 급증하게 되는데, 이 현상을 항복 현상이라고 한다.

10. PN 접합에 대한 설명으로 옳은 것은?
① P형과 N형의 반도체가 같은 물질로 된 것을 헤테로(hetero) 접합이라고 한다.
② 성장 접합법에서는 접합의 진행과정을 적당히 조절하면 P형에서 갑자기 N형으로 변화 하는 계단형 접합을 구현할 수 있다.
③ 일반적으로 Si 반도체 웨이퍼의 제조는 성장접합법을 이용하며, 웨이퍼 위에 소자를 만들때에는 확산 접합법을 이용한다.
④ 합금 접합법에서는 용융된 실리콘 표면에 종자결정을 접촉시킨 후 서서히 인상하면서 종자결정과 같은 구조로 성장시켜 단결정을 얻는 과정에서 P형 및 N형 불순물을 차례로 넣어주어 PN 접합을 만든다.

11. 전계효과트랜지스터(FET)를 단극성 소자라 하는 이유는?
① 전자와 정공으로 FET가 동작하기 때문이다.
② 다수 캐리어만으로 FET가 동작하기 때문이다.
③ 소스와 드레인 영역의 성질이 같기 때문이다.
④ 게이트를 중심으로 대칭구조를 갖기 때문이다.

12. 순수 반도체에서 전자나 정공의 농도가 같다고 할 때 전도대의 준위 0.9[eV], 가전자대의 준위가 1.6[eV]이면 순수반도체의 에너지 캡은?
① 2.5[eV]
② 0.7[eV]
③ 0.9[eV]
④ 0.8[eV]

13. 다음 중 N형 반도체를 만들기 위해 필요한 도너(donor) 불순물은?
① B
② Al
③ P
④ In

14. 트랜지스터의 증폭계수 α와 β의 관계에서 α가 0.99인 트랜지스터의 β 값은?
① 49.7
② -99
③ 99
④ 2.01

15. P형과 N형 반도체에서 다수 반송자(Carrier)를 옳게 나타낸 것은?
① P형: 전자, N형: 전자
② P형: 정공, N형: 정공
③ P형: 전자, N형: 정공
④ P형: 정공, N형: 전자

16. 다음 중 실리콘(Si) 및 게르마늄(Ge)의 결합 구조는?
① 공유결합
② 이온결합
③ 수소결합
④ 금속결합

17. 단순입방의 구조를 갖는 반도체 재료에서 1개의 셀 당 포함되는 원자의 개수는?
① 1
② 2
③ 3
④ 4

18. NMOS FET(n channel MOSFETC NMOSFET)에서 게이트전압을 높이면 드레인과 소스 사이에 전류 ID가 흐르기 시작한다. ID가 흐르기 시작하는 시점의 게이트 전압을 무엇이라고 하는가?
① 문턱전압
② 바이어스전압
③ 포화전압
④ 항복전압

19. 반도체에서 전자가 원자의 속박으로부터 벗어나 전계에 의해 자유롭게 움직일 수 있는 에너지대는?
① 가전자대
② 충만대
③ 금지대
④ 전도대

20. 다음 표는 접지형 트랜지스터의 바이어스 방식에 따른 분류이다. ( ) 안에 해당하는 것은?
① a : 불포화영역, b : 차단영역
② a : 포화영역, b : 불활성영역
③ a : 차단영역, b : 불활성영역
④ a : 포화영역, b : 활성영역

21. 무부하 출력전압이 24[V]인 전원장치에 부하연결시 출력전압이 22[V]이면 접압 변동률은 약 몇 [%] 인가?
① 5[%]
② 7[%]
③ 9[%]
④ 10[%]

22. 다음 중 컬렉터 접지 증폭기에 대한 설명으로 적합하지 않은 것은?
① 이미터 폴로워라고도 한다.
② 전압 이득을 크게 얻을 수 있다.
③ 입ㆍ출력 전압 위상은 동위상이다.
④ 출력임피던스는 이미터 접지 증폭기보다 낮다.

23. 다음 중 피어스 수정 발진회로의 발진주파수 변동 요인으로 가장 적합하지 않은 것은?
① 부하의 변동
② 주위 온도의 변화
③ 전원전압의 변동
④ 발진회로의 차폐

24. 다음 회로에서 제너 다이오드에 흐르는 전류는 몇 [A]인가? (단, 제너 다이오드의 제너항복전압(Vz)은 10[V]이다.)
① 0.3[A]
② 0.4[V]
③ 0.5[V]
④ 0.6[V]

25. 다음 중 트랜지스터 증폭기 설계 시 동작점(Q점) 결정에 가장 영향이 적은 것은?
① 왜곡
② 최대정격
③ 주파수 특성
④ 입력신호의 크기

26. 어떤 증폭기의 전압 증폭도가 100 이고 전류 증폭도가 10일 때 전력이득은 몇 [dB] 인가?
① 20[dB]
② 30[dB]
③ 40[dB]
④ 60[dB]

27. 다음 그림의 회로 명칭으로 가장 적합한 것은? (단, R1 = R2 = R3 = R4 이다.)
① 이상기
② 대수증폭기
③ 차동증폭기
④ 부호변환기

28. 이미터 접지 트랜지스터 증폭회로에서 입력신호와 출력신호간의 위상차는 얼마인가?
① 0°
② 90°
③ 180°
④ 360°

29. 다음 중 구형파를 발생시키는 회로로 적합하지 않은 것은?
① 슈미트 트리거 회로
② 클램핑 회로
③ 타이머 555 회로
④ 비안정 멀티바이브레이터

30. 차동증폭기에서 공통성분 제거비(CMRR)에 대한 설명 중 옳은 것은?
① 동상이득이 클수록 CMRR이 커진다.
② 차동이득이 클수록 CMRR이 커진다.
③ CMRR은 으로 정의된다.
④ CMRR이 클수록 차동증폭기의 성능이 좋다.

31. 다음 증폭기 회로에서 이미터 저항 RE를 사용하는 이유로 가장 적절한 것은?
① 회로의 안정화
② 전압 증폭도의 증가
③ 주파수 대역폭의 감소
④ 전류 증폭도의 증가

32. 전압이득의 1000, 왜율이 10[%]인 무궤환 증폭기에 궤환율 β = 0.01의 부궤한을 걸었을 때 왜율은 약 몇 [%] 인가?(오류 신고가 접수된 문제입니다. 반드시 정답과 해설을 확인하시기 바랍니다.)
① 0.1[%]
② 0.91[%]
③ 1.0[%]
④ 5.12[%]

33. 진폭변조(DSB) 방식에서 변조도를 80[%]로 하면 피변조파의 전력은 반송파 전력의 몇 배가 되는가?
① 1.1배
② 1.32배
③ 1.64배
④ 2.16배

34. 부궤환 증폭기에서 무궤환 시 증폭도를 A, 궤환 시 증폭도를 Af, 궤환율을 β라 할 때, A가 대단히 크다고 하면 Af는 주로 무엇에 의해서 결정되는가?
① A

35. 다음 연산증폭기 회로에서 RL에 흐르는 전류가 2.5[mA] 일때 RL 값은 몇 [kΩ] 인가?
① 4[kΩ]
② 5[kΩ]
③ 6.5[kΩ]
④ 7.2[kΩ]

36. RC 결합 저주파 증폭기에서 앞 단에 흐르는 전류 성분 중 다음 단으로 넘어가는 것은?
① 직류분
② 교류분
③ 직류뷴 + 교류분
④ 직류분 - 교류분

37. 다음 중 fr(단위 이득 주파수)에 대한 설명으로 가장 적합한 것은?
① 증폭기의 이득이 0[dB]가 되는 주파수
② 증폭기의 이득이 10[dB]가 되는 주파수
③ 증폭기의 이득이 최대 이득에서 3[dB]가 떨어지는 주파수
④ 증폭기의 이득이 최대 이득에서 6[dB]가 떨어지는 주파수

38. 트랜지스터 증폭기의 중간영역에서의 전류이득을 0[dB]라고 할 때 α 차단주파수에서의 전류이득은 몇 [dB] 인가?
① 0[dB]
② -1[dB]
③ -3[dB]
④ -6[dB]

39. 다음 중 직렬 전압 부궤한 회로의 특징으로 적합하지 않은 것은?
① 전압 이득의 감소
② 주파수 대역폭의 증가
③ 비직선 일그러짐의 감소
④ 입력 및 출력 임피던스의 증가

40. 다음 중 연산증폭기의 응용 회로에 속하지 않는 것은?
① 위상기
② 가산기
③ 계수기
④ 적분기

41. 2진수 1011.11을 10진수로 표시하면?
① 101.6
② 15.75
③ 11.75
④ 10.6

42. 4단 하향 Counter에서 10번째 클럭펄스가 인가되면 각단이 나타내는 2진수를 10진수로 변환하면?
① 6
② 7
③ 8
④ 9

43. 송신기가 ASCⅡ 코드 1100101을 홀수 패리티를 사용하여 전송한다면 11001011을 보내게 된다. 이 때, 수신측에서의 논리적인 검사방식에 주로 사용되는 논리회로는?
① AND
② NOT
③ OR
④ EX-OR

44. 메모리에 새로운 워드를 저장시키려 한다. 올바른 순서는?
① ㉠ - ㉡ - ㉢
② ㉢ - ㉡ - ㉠
③ ㉠ - ㉢ - ㉡
④ ㉢ - ㉠ - ㉡

45. (4)10을 그레이 코드(Gray code)로 변환하면?
① 0100(G)
② 1100(G)
③ 0110(G)
④ 0010(G)

46. 다음 중 10개의 플립플롭을 사용하여 만들 수 있는 카운터의 모듈러스 값과 최대 카운터 값으로 올바른 것은?
① 10, 9
② 100, 99
③ 1024, 1023
④ 1000, 999

47. 다음 코드(code) 변환 회로의 명칭은?
① BCD-9의 보수 변환기
② BCD-3초과 코드 변환기
③ BCD-2421 코드 변환기
④ BCD-GRAY 코드 변환기

48. Toggling 상태를 이용한 플립플롭 형태는?
① RS 플립플롭
② D 플립플롭
③ JK 플립플롭
④ T 플립플롭

49. 다음 논리식을 카르노 맵으로 올바르게 나타낸 것은?

50. 마스터슬레이브 JK 플립플롭을 사용하는 이유는?
① 지연시간을 짧게 하기 위해
② 지연시간을 길게 하기 위해
③ 클럭펄스를 사용할 수 없을 때
④ 레이싱(racing) 현상을 없애기 위해

51. 자기 보수성을 갖고 있는 코드 방식이 아닌 것은?
① 3-초과코드 방식
② BCD코드 방식
③ 8421코드 방식
④ 2421코드 방식

52. 다음 논리회로의 기능을 나타낸 이름 중 옳은 것은?
① 인코더(encoder)
② 디코더(decoder)
③ 반가산기(half-adder)
④ 전가산기(full-adder)

53. 다음 진리표를 보고 논리식을 바르게 구한 식은?

54. 그림과 같은 회로도의 출력 F는?

55. 동기식 카운터와 비동기식 카운터를 비교 설명한 것 중 맞는 것은?
① 동기식 카운터는 각 플립플롭의 colck에 동기되는 카운터이다.
② 동기식 카운터는 비동기식 카운터에 비해서 안정되지 못하는 결점이 있다.
③ 동기식과 비동기식 카운터는 플립플롭에 공통으로 클럭(clock)이 공급된다.
④ 동기식 up-counter는 기억소자로 응용될 수 있다.

56. 다음 그림의 파형이 Positive 에지 트리거 D플립플롭의 입력으로 들어간다. 플립플롭에서 클럭펄스(CLK) 후 출력(Q)의 값은?
① 불변
② 반전
③ 1

57. 논리 게이트의 특성을 결정하는 각 요인들에 대한 설명으로 옳지 않은 것은?
① 논리 게이트의 입력 파형과 출력 파형 사이에 발생하는 시간 지연을 지연 시간이라 한다.
② 논리 게이트의 입ㆍ출력 특성 곡선에서 입력전압에 대한 출력 전압의 High level과 Low level 사이의 전압차를 논리 스윙이라 한다.
③ 논리 회로가 취급할 수 있는 입력 단자의 수를 팬 인(fan-in)이라 한다.
④ 논리 회로가 취급할 수 있는 입력 단자의 수를 팬 아웃(fan-out)이라 한다.

58. 2진 데이터를 펀치한 카드 덱크기 있다고 한다. 각 카드에는 24개의 36비트 어(WORD)가 들어있다. 만약 카드가 분당 600장의 속도로 읽힌다면 데이터가 계산기에 들어가는 속도는 초당 몇 비트인가?
① 5184000
② 17280
③ 8684
④ 4320

59. 다음 그림의 캐스케이드 계수기의 구성에서 총 모듈을 구하면?
① 36
② 72
③ 144
④ 1536

60. 다음 논리회로의 이름은?(정확한 내용을 아시는 분께서는 오류 신고를 통하여 내용작성 부탁드립니다. 정답은 4번입니다.)
① 디코더
② 인코더
③ 디멀티플렉서
④ 멀티플렉서

61. 게이트 전압(VG)이 기판 전압(VB)보다 낮은 전위를 갖는 경우, MOS 구조의 동작 모드는?
① 반전 모드(Inversion Mode)
② 공핍 모드(Depletion Mode)
③ 증가 모드(Enhancement Mode)
④ 축적 모드(Accumulation Mode)

62. 실제의 IC 소자들이 가지고 있는 지연 시간을 고려한 시뮬레이션 방법으로 특히, 여러 단이 종속적(cascade)으로 연결되었을 경우 최종 출력에서 발생하는 spike나 glitch 등을 방지하기 위한 방법은?
① 타이밍 시뮬레이션(Timing Simulation)
② 구조적 시뮬레이션(Structural Simulation)
③ 계층적 시뮬레이션(Hierarchical Simulation)
④ 기능성 시뮬레이션(Functionality Simulation)

63. 다음 CMOS 공정 중에서 가장 먼저 하는 공정은?
① n-well 형성
② active 영역 정의
③ metal 증착 및 배선
④ 소스, 드레인 확산 형성

64. 다음 중 레이아웃 할 때 배선에 대한 설명으로 옳지 않은 것은?
① 블록의 배치가 끝나면 블록 사이의 신호선의 연결, 즉 배선을 한다.
② 전원과 접지선, 클럭 등 중요 신호선은 여타 신호선의 배선 후 마지막에 한다.
③ 전원과 접지선을 배선할 때에는 가능한 충분한 폭을 확보하는 것이 중요하다.
④ 타이밍 상 중요한 신호는 먼저 연결하여 짧은 배선이 가능하도록 한다.

65. MOS 논리회로의 특성 중 옳지 않은 것은?
① 조합논리회로는 현재의 입력 값에 의해서만 출력이 결정된다.
② 순차논리회로는 현재의 입력과 과거의 입력으로 출력이 결정된다.
③ 순차논리회로는 래치(latch)나 플립플롭의 기억소자를 포함한다.
④ MOS 논리회로에서 용량성 노드는 고려할 필요가 없다.

66. N채널 증가형 MOSFET에서 드레인 전류를 흐르게 하려면 게이트 전압을 어떻게 해야 하는가?
① 0 의 전위를 인가해야 한다.
② 양(+)의 전압을 인가해야 한다.
③ 음(-)의 전압을 인가해야 한다.
④ 양(+), 음(-)의 전압에 관계없다.

67. VLSI 설계에서 강조되는 구조적 설계 원칙이 아닌 것은?
① 정규성(Regularity)
② 논리성(Logicality)
③ 모듈성(Modularity)
④ 국지성(Locality)

68. CMOS 제조 과정에서는 nMOS와 pMOS 트랜지스터를 만들 때 생기는 n 층과 p 층간의 결합(n-p-n-p 또는 p-n-p-n)에 의해 기생 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 Vdd와 Vss 사이에 전류 통로가 형성되는 현상을 무엇이라 하는가?
① 단락(Short)
② 래치업(Latch-up)
③ 상호연결 기생요소
④ ESD(Electrostatic Discharge)

69. 다음 중 Integrated Circuit(IC)에 포함시키기가어려운 소자는?
① 트랜지스터(Transistor)
② 다이오드(Diode)
③ 코일(Coil)
④ 저항(Resistor)

70. 결정 내의 스트레인과 결함을 줄이고, 단결정의 성장을 촉진시키기 위해 웨이퍼를 일정시간 온도가 높은 곳에서 의도적으로 넣어두는 것을 무엇이라 하는가?
① 도핑(doping)
② 어닐링(annealing)
③ 코팅(coating)
④ 테이퍼링(tapering)

71. 다음 중 CMOS NAND 게이트의 구조에 대한 설명으로 옳은 것은?
① PMOS 쪽은 병렬, NMOS 쪽은 직렬로 트랜지스터들이 연결되어 있다.
② PMOS 쪽은 병렬, NMOS 쪽도 병렬로 트랜지스터들이 연결되어 있다.
③ PMOS 쪽은 직렬, NMOS 쪽도 직렬로 트랜지스터들이 연결되어 있다.
④ PMOS 쪽은 직렬, NMOS 쪽도 병렬로 트랜지스터들이 연결되어 있다.

72. 2개 변수와 그 기능이 바르게 연결되지 않은 것은?

73. 다음 모노리틱(Monolithic) IC의 제조과정 중 제일 마지막에 수행하는 공정은?
① 에피택셜(Epitaxial) 성장
② 산화막(Oxide) 생성
③ 알루미늄 증착
④ 불순물 확산

74. 다음 중 VLSI 제작 과정이 옳은 것은?
① 설계 규격 (→) 논리회로 설계 (→) 아키텍처 설계 (→) 레이아웃 설계 (→) 마스크 제작 (→) 칩 제작
② 설계 규격 (→) 레이아웃 설계 (→) 논리회로 설계 (→) 아키텍처 설계 (→) 마스크 제작 (→) 칩 제작
③ 설계 규격 (→) 아키덱처 설계 (→) 레이아웃 설계 (→) 논리회로 설계 (→) 마스크 제작 (→) 칩 제작
④ 설계 규격 (→) 아키덱처 설계 (→) 논리회로 설계 (→) 레이아웃 설계 (→) 마스크 제작 (→) 칩 제작

75. 베이스 폭이 3×10-3[cm] 일 때 펀치-슬로 전압Vpt가 7[V]인 PNP 트랜지스터에서 베이스 폭이 6×10-3[cm]으로 증가하면 Vpt는 얼마인가?
① 25[V]
② 26[V]
③ 27[V]
④ 28[V]

76. 다음 사진 식각 공정을 이용한 산화막 식각 공정을 올바른 순서를 나열한 것은?
① ㉮(→) ㉯(→) ㉰(→) ㉱(→) ㉲
② ㉮(→) ㉰(→) ㉯(→) ㉱(→) ㉲
③ ㉮(→) ㉱(→) ㉯(→) ㉰(→) ㉲
④ ㉮(→) ㉱(→) ㉰(→) ㉯(→) ㉲

77. 집적회로 구현을 위한 웨이퍼 제조 공정에 해당하지 않은 것은?
① 현상 공정
② 확산 공정
③ 박막 공정
④ 칩 테스팅 공정

78. MOS 구조의 전계효과 중 게이트 전압 VG가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계 면에 소수 캐리어인 전자가 모이는 현상은?
① 공핍 모드(Depletion mode)
② 반전 모드(Inversion mode)
③ 축적 모드(Accumulation mode)
④ 바디 바이어스 효과(Body bias effect)

79. CMOS domino 로직회로를 사용할 때의 특성에 해당되지 않는 것은?
① 팬 아웃(fan-out)은 항상 1 이다.
② EX-OR 와 같은 회로 구성으로 적합하다.
③ 인버터를 사용하므로 구동 능력이 늘어난다.
④ 같은 형태의 논리회로를 연속으로 연결할 수 있다.

80. CMOS 디저털 집적회로의 동적 전력소모에 대한 설명 중 옳지 않은 것은?
① 전원 전압이 클수록 증가한다.
② 동작 주파수가 클수록 감소한다.
③ 캐패시턴스 성분이 클수록 증가한다.
④ 전력소모가 크면 동작온도가 증가한다.

답 안 지

반도체설계산업기사 | 해당 번호에 동그라미 표시하세요
수험번호
성 명
번호 1 2 3 4 번호 1 2 3 4
1 1 2 3 4 41 1 2 3 4
2 1 2 3 4 42 1 2 3 4
3 1 2 3 4 43 1 2 3 4
4 1 2 3 4 44 1 2 3 4
5 1 2 3 4 45 1 2 3 4
6 1 2 3 4 46 1 2 3 4
7 1 2 3 4 47 1 2 3 4
8 1 2 3 4 48 1 2 3 4
9 1 2 3 4 49 1 2 3 4
10 1 2 3 4 50 1 2 3 4
11 1 2 3 4 51 1 2 3 4
12 1 2 3 4 52 1 2 3 4
13 1 2 3 4 53 1 2 3 4
14 1 2 3 4 54 1 2 3 4
15 1 2 3 4 55 1 2 3 4
16 1 2 3 4 56 1 2 3 4
17 1 2 3 4 57 1 2 3 4
18 1 2 3 4 58 1 2 3 4
19 1 2 3 4 59 1 2 3 4
20 1 2 3 4 60 1 2 3 4
21 1 2 3 4 61 1 2 3 4
22 1 2 3 4 62 1 2 3 4
23 1 2 3 4 63 1 2 3 4
24 1 2 3 4 64 1 2 3 4
25 1 2 3 4 65 1 2 3 4
26 1 2 3 4 66 1 2 3 4
27 1 2 3 4 67 1 2 3 4
28 1 2 3 4 68 1 2 3 4
29 1 2 3 4 69 1 2 3 4
30 1 2 3 4 70 1 2 3 4
31 1 2 3 4 71 1 2 3 4
32 1 2 3 4 72 1 2 3 4
33 1 2 3 4 73 1 2 3 4
34 1 2 3 4 74 1 2 3 4
35 1 2 3 4 75 1 2 3 4
36 1 2 3 4 76 1 2 3 4
37 1 2 3 4 77 1 2 3 4
38 1 2 3 4 78 1 2 3 4
39 1 2 3 4 79 1 2 3 4
40 1 2 3 4 80 1 2 3 4

정 답 표

반도체설계산업기사 | 2008년

1 2 3 4 5 6 7 8 9 10
3 1 2 3 2 3 2 2 4 3
11 12 13 14 15 16 17 18 19 20
2 2 3 3 4 1 1 1 4 4
21 22 23 24 25 26 27 28 29 30
3 2 4 2 3 2 3 3 2 4
31 32 33 34 35 36 37 38 39 40
1 2 2 4 2 2 1 3 4 3
41 42 43 44 45 46 47 48 49 50
3 1 4 4 3 3 4 4 4 4
51 52 53 54 55 56 57 58 59 60
2 4 3 1 1 4 4 3 4 4
61 62 63 64 65 66 67 68 69 70
4 1 1 2 4 2 2 2 3 2
71 72 73 74 75 76 77 78 79 80
1 3 3 4 4 3 4 2 2 2